内存架构 Memory | HRTOS 架构模块

模块演进

HRTOS 内存系统的设计已经从“静态内存分配模型”，演进为 “以时间行为为核心的运行时约束系统”。

该演进过程可以分为三个层级，每一层都对应独立的架构模型：

① 结构层（Memory Layout） —— 定义内存的物理与逻辑划分

② 语义层（Memory Model） —— 定义任务与内核的运行时访问关系

③ 行为层（Resource Contention） —— 定义竞争、延迟与时间不确定性来源

三者共同构成 HRTOS 的“内存 = 时间模型”体系。

这种演进意味着内存设计目标已经从“放得下”转向“跑得稳”。静态布局解决空间可见性，运行时模型解决访问合法性，而竞争模型进一步解释为什么同一段代码会在不同负载下呈现不同执行时间。

在工业控制、航电和能源设备里，这三层视角必须同时成立。仅有漂亮的布局图而没有竞争分析，往往只能说明系统能够启动，不能证明它在最坏情况下仍然按时完成。

内存系统演进的另一个标志是，从单纯关注容量利用率，转向同时关注访问路径长度和恢复路径长度。对于 RTOS 而言，一次分配是否成功只是第一层问题，更关键的是成功或失败会如何影响后续调度链。

HRTOS 的内存架构由三个层级组成：

该路径表示系统从静态结构定义，逐步进入运行时行为与时间约束分析。

更实用的理解方式是：布局层回答“对象放在哪里”，模型层回答“谁可以访问它”，竞争层回答“访问时会付出什么时间代价”。三者一旦脱节，内存就会从基础设施变成不可预测的延迟源。

如果把它映射到开发流程，布局更偏设计期，模型更偏实现期，竞争更偏验证期。三者覆盖从建模到落地再到极端工况分析的完整生命周期，因此缺一不可。

定义栈、堆、内核区与任务空间的物理与逻辑划分结构。

定义任务与内核之间的运行时内存关系与访问语义。

描述CPU/内存/锁竞争如何影响时间确定性与系统抖动。

三类页面的分工也很明确：布局页帮助确认地址与区域边界，模型页帮助确认访问语义与对象所有权，竞争页帮助确认最坏情况下的等待传播。它们从静态、动态和极端场景三个维度补齐内存分析。

内存架构不仅是资源分配问题，而是时间确定性模型的一部分。它决定系统是否能够被分析、预测与证明。

在 HRTOS 中，任务执行时间、中断响应延迟与资源访问路径，都受到内存结构与访问规则的直接影响。

因此： 内存架构 = 运行时确定性的基础

内存对实时性的影响并不局限于栈和堆。Cache 命中率、总线仲裁、DMA 访问窗口以及共享缓冲区生命周期，都会直接改变调度点前后的执行时间，因此内存架构实际上为整个系统提供了底层时间地形。

例如在“采集任务 → 控制任务 → 通信任务”的链路中，采样缓冲区的放置位置、控制任务栈的深度估算以及通信队列的分配策略，都会决定这三类任务是否会通过内存路径相互施加抖动。

在很多系统里，任务明明逻辑简单却仍然出现抖动，原因往往并不在任务本身，而在于共享 SRAM、DMA 或缓存回写路径的争用。把这些底层行为纳入架构讨论，才是真正的 RTOS 内存设计。

当系统进入高负载阶段时，很多所谓“调度问题”其实是内存问题的外显结果。把内存路径画清楚，常常能更早发现真正的抖动源。

因此内存页不仅服务底层开发，也服务系统调优，因为许多时序异常只有在把资源路径与执行路径叠在一起时才会显形。