概述
Context Switch（上下文切换）是RTOS任务调度中的核心机制， 用于在任务切换过程中保存CPU寄存器、栈指针与程序计数器， 并恢复目标任务执行状态。
上下文切换是实现多任务并发执行的基础技术。在单CPU系统中，多个任务通过时间分片轮流使用CPU，每次切换时需要完整保存当前任务的执行环境，并在下次调度时精确恢复。上下文包括CPU寄存器、程序计数器、栈指针、状态寄存器以及浮点协处理器状态等。上下文切换的正确性与效率直接影响系统的实时性、可靠性与性能。
在实时操作系统中，上下文切换通常由调度器触发，触发条件包括时间片耗尽、高优先级任务就绪、当前任务阻塞、任务主动让出CPU等。切换过程必须保证原子性，避免在切换过程中被中断干扰导致状态不一致。为此，内核在执行上下文切换时进入临界区，屏蔽中断或使用自旋锁保护关键数据结构。
上下文切换开销是RTOS性能的关键指标之一。切换开销包括寄存器保存与恢复的时间、调度决策的时间、缓存失效的影响以及流水线冲刷的代价。在嵌入式系统中，典型的上下文切换时间为几微秒到几十微秒，具体取决于架构、寄存器数量、缓存层次以及实现优化程度。实时系统需要精确测量并控制切换开销，确保满足实时性约束。
工作原理
当调度器决定切换任务时，系统首先保存当前任务的CPU寄存器状态， 然后加载目标任务的上下文信息，最终跳转执行。
上下文切换的内部实现依赖于任务控制块（TCB）中的上下文保存区域。每个任务的TCB包含一个上下文结构体，用于存储该任务的所有寄存器状态。切换开始时，内核将当前任务的通用寄存器、程序计数器、栈指针、状态寄存器等压入当前任务的栈空间或TCB上下文区域，然后将这些指针保存到TCB中。
保存完当前任务上下文后，调度器从就绪队列中选择下一个任务，获取其TCB指针。内核从目标任务的TCB中读取保存的寄存器值，将这些值加载到CPU寄存器中，最后通过恢复程序计数器或直接跳转指令开始执行目标任务。整个过程由汇编语言实现，确保寄存器操作的精确性与效率。
在不同架构中，上下文切换的实现细节有所差异。ARM架构通常使用PUSH/POP指令批量保存恢复寄存器，利用栈指针自动递增递减的特性简化操作。RISC-V架构可能需要手动管理寄存器保存顺序，利用寄存器窗口优化切换开销。x86架构则涉及段寄存器、任务状态段（TSS）等特殊处理。HRTOS针对不同架构提供优化的汇编实现，最大化切换性能。
浮点协处理器（FPU）的上下文切换是特殊处理的关键点。由于FPU寄存器数量多、体积大，保存恢复开销高。HRTOS采用惰性FPU保存策略，仅在任务实际使用FPU时才保存其状态，并在首次使用时触发保存机制。这种优化显著减少了切换开销，适用于大多数不频繁使用浮点运算的嵌入式场景。
关键接口 / 结构
查看完整接口定义： Task API Reference →
os_context_save()用于保存当前任务的上下文到任务控制块。该接口由汇编语言实现，通常在中断上下文或调度器中被调用。保存操作包括将通用寄存器、程序计数器、栈指针、状态寄存器等压入栈或TCB上下文区域。该接口必须在临界区中执行，避免在保存过程中被中断干扰。
os_context_restore()用于从任务控制块恢复目标任务的上下文。该接口同样由汇编实现，将保存的寄存器值加载回CPU寄存器，并通过跳转指令开始执行目标任务。恢复操作是上下文切换的最后一步，完成后CPU将执行目标任务代码。该接口必须精确匹配保存操作，确保恢复的状态完整一致。
os_switch_task()是上下文切换的高级接口，封装了保存、调度决策、恢复的完整流程。该接口首先调用os_context_save()保存当前任务，然后调用调度器选择下一个任务，最后调用os_context_restore()恢复目标任务。该接口通常在任务阻塞、时间片耗尽或优先级抢占时被调用，是应用层触发任务切换的主要入口。
task_context结构体定义了任务上下文的存储格式。不同架构的上下文结构体有所不同，但通常包含栈指针、程序计数器、通用寄存器数组、状态寄存器等字段。该结构体的大小直接影响TCB的内存占用，HRTOS通过仅保存必要寄存器、压缩存储格式等优化手段减少内存开销。在支持FPU的系统中，上下文结构体还包含FPU状态字段，但采用惰性保存策略时该字段可能独立管理。
运行流程
触发调度 → 保存当前任务上下文 → 选择新任务 → 恢复目标任务上下文 → 继续执行。
完整的上下文切换流程包括：调度触发条件满足（如时间片耗尽、高优先级任务就绪、任务阻塞等），内核进入临界区屏蔽中断；调用os_context_save()保存当前任务的CPU寄存器状态到TCB，包括通用寄存器、程序计数器、栈指针、状态寄存器等；更新当前任务状态为就绪或阻塞，根据触发条件决定；调用调度器选择下一个任务，从就绪队列中获取最高优先级任务指针；调用os_context_restore()从目标任务的TCB恢复寄存器状态，加载到CPU寄存器；通过跳转指令开始执行目标任务，退出临界区恢复中断。
在中断上下文中触发的上下文切换流程略有不同。中断服务程序（ISR）执行完成后，如果检测到需要切换任务，ISR会设置调度标志而不是直接执行切换。真正的切换延迟到中断退出后的内核调度点执行，避免在ISR中进行复杂的任务切换操作。这种设计保证了中断响应的实时性，同时确保切换过程的完整性。
在多核SMP系统中，上下文切换还需要考虑跨核心的同步与迁移。任务从一个核心迁移到另一个核心时，需要保存原核心的上下文并在目标核心恢复。迁移过程需处理缓存一致性、TLB刷新、中断重定向等问题，确保任务在不同核心间无缝迁移。HRTOS通过负载均衡策略自动分配任务到不同核心，但迁移开销较大，应避免频繁迁移。
上下文切换的原子性由临界区保护机制保证。在切换过程中，内核禁止中断或使用自旋锁保护TCB与就绪队列等关键数据结构。临界区的持续时间应尽可能短，以减少中断延迟。HRTOS采用最小临界区原则，仅在真正需要保护的代码段进入临界区，其他操作在临界区外执行，平衡系统实时性与数据一致性。
扩展说明
在HRTOS中，上下文切换通常由中断或调度器触发， 并针对不同架构（ARM/RISC-V）进行优化以降低切换延迟。
上下文切换优化是RTOS性能工程的核心领域。常见的优化技术包括：寄存器窗口优化（如SPARC架构）、硬件上下文切换支持（如x86的TSS机制）、缓存亲和性调度（减少缓存失效）、惰性FPU保存（延迟浮点状态保存）、最小临界区设计（减少中断屏蔽时间）。HRTOS针对不同架构采用组合优化策略，在保证功能正确性的前提下最大化切换性能。
在ARM架构中，上下文切换通常利用PUSH/POP指令批量操作寄存器，利用STMIA/LDMIA指令实现多寄存器存储加载。ARM Cortex-M架构还支持硬件压栈机制，在中断入口自动保存部分寄存器，减少软件保存开销。HRTOS充分利用这些硬件特性，针对Cortex-M系列提供专门的优化实现。
在RISC-V架构中，上下文切换需要手动管理寄存器保存顺序。RISC-V的调用约定规定了调用者保存寄存器与被调用者保存寄存器的划分，HRTOS遵循这一约定，仅在必要时保存寄存器，减少不必要的保存操作。RISC-V的特权架构还提供了独立的机器态与用户态栈，上下文切换需处理栈指针的特权级切换。
- 模块职责：上下文切换模块负责任务执行环境的保存与恢复，确保多任务并发执行的正确性与实时性
- 内部机制：基于TCB上下文存储、汇编寄存器操作、临界区保护实现，支持架构特定优化
- 状态迁移：任务在RUNNING、READY、BLOCKED状态间切换，由上下文切换驱动状态变化
- 调用流程：trigger → critical_enter → save → schedule → restore → critical_exit → execute
- 资源管理：TCB为任务私有资源，临界区为全局资源需保护并发访问，寄存器为CPU共享资源
- 工程案例：中断延迟优化、FPU惰性保存、缓存亲和调度、SMP跨核迁移
- 边界条件：寄存器数量限制、栈空间充足、中断嵌套深度、TCB内存布局
- 错误场景：上下文保存不完整、恢复寄存器错误、临界区死锁、栈指针损坏
- 异常处理：切换失败回滚、TCB损坏检测、栈溢出保护、优先级反转缓解
- 模块关系：与调度器模块协作选择任务，与任务模块关联TCB，与中断模块同步触发
上下文切换性能测量是实时系统验证的重要环节。HRTOS提供切换时间测量接口，通过GPIO翻转或硬件计时器记录切换的开始与结束时间，精确计算切换延迟。测量结果用于验证实时性约束是否满足，并指导性能优化。在安全关键系统中，切换时间的可预测性要求严格，需通过大量测试验证最坏情况执行时间（WCET）。
对于功耗敏感的嵌入式系统，上下文切换与电源管理有密切关系。频繁的任务切换会增加CPU动态功耗，但合理的切换策略可以结合DVFS降低整体功耗。HRTOS支持在系统空闲时进入低功耗模式，减少不必要的上下文切换。在唤醒时快速恢复上下文，平衡功耗与响应性。