概述
中断模型用于处理异步事件，定义系统如何响应外部输入并保持实时性。
事件通常来自定时器、GPIO、串口等外设，中断控制器按优先级仲裁并触发 ISR。
- 保证实时响应能力
- 维持系统执行确定性
- 支持中断嵌套与优先级抢占
- 与调度系统协同运行
工作原理
- 外设产生中断请求
- CPU 接收并进行优先级仲裁
- 保存上下文并进入 ISR
- 执行中断处理逻辑
- 退出 ISR 并触发调度判断
ISR 执行结束后由调度器决定恢复当前任务或切换到更高优先级任务。
关键结构
中断模型由中断源、入口、ISR、内核通知与退出机制组成。
Interrupt Source // 外设触发中断
Interrupt Entry // CPU进入ISR
ISR Handler // 中断处理逻辑
Kernel Notify // 通知内核更新状态
Interrupt Exit // 恢复或切换任务
Interrupt Entry // CPU进入ISR
ISR Handler // 中断处理逻辑
Kernel Notify // 通知内核更新状态
Interrupt Exit // 恢复或切换任务
各模块职责清晰，构成完整中断处理链路。
运行流程
外部事件 → 中断请求 → 优先级仲裁 → ISR执行 → 调度判断 → 任务恢复/切换
扩展说明
- 中断嵌套：高优先级可抢占低优先级 ISR
- 优先级控制：保证关键事件优先执行
- 软中断：支持软件触发异步事件
- 延迟处理：降低 ISR 执行负载
这些机制用于在实时性与系统开销之间取得平衡。